摘要：2010年的最后一天，写篇博客以为记。　　看亚峰的博客，我也玩起了数码相框，原来使用Nios II IDE地，但他用的是Nios II SBTE,我也就跟着尝下鲜，觉得他们区别还是有点大的。首先我建个工程都没搞成器。。。　　指定一个工作空间：　　　　　　新建工程：　　　　　　指定APP工程路径：　　　　　　指定BSP工程路径：　　　　　　如果你把工作空间，APP工程路径和BSP工程路径指定在一个地方，那一定会出错。。。　　　　　　在网上找了一下解决的办法，大概说的意思就是，工程路径不能工作空间workspace在一个地方。也不知道这是为什么，期待高手解答。。。　　　　　　有时也会有其他的错误， 阅读全文

摘要：一般来说简化的FPGA是由6部分组成的：可编程I/O单元，基本可编程逻辑单元...　　基本可编程逻辑单元是可编程逻辑的主体，可以说CPLD和FPGA除了工艺不同以外，还有就是LAB（LogicArrayBlock）逻辑阵列模块的排布方式不同，CPLD是LAB排列在周围布线池在中间，而FPGA是LAB到处分布，布线资源在其中穿插，就像大城市的房子和街道，如图：　　一个LAB是有几个LE（LogicElement）逻辑单元组成的一般10个吧。　　一般情况下一个LE又是由一个LUT加一个进位逻辑和一个Register加组成的。所以也是在一般情况下LUT的数目跟Register的数目是差不多的。一般的 阅读全文

摘要：SDRAM我是没搞定，SRAM应该没问题。。。　　SRAM的控制很简单，DE2板子上面的是512KB的SRAM—IS61LV25616.先简单的看一下其引脚和时序图：　　　　　　可以看到在一般情况下起到最重要的是WE，其他给一个默认的值就好，CE让它有效，OE让它有效，LB和UB现在也让它都有效就好。这样就少了很多事。　　　　这是一个写的时序图，在前面已经省去了很多引脚，这里就简单了，先给地址，过Tsa拉低WE,同时送数据，完事后将WE拉高，数据就会被写入。在要求不太严格的情况下，三者同时进行也是可以的。这里需要注意的是数据口是双向的，要做一个三态门才行，在写的时候它选通，在读SRAM的时候它 阅读全文

摘要：写了个串口接收的代码，没反应，沉思ing。。。最怕就是思路很清晰，结构很合理，没有结果。差错都不好查。再来写个发送的看看。串口接收的已经调试成功，串口发送的还有点小问题，这边串口终端也能接收数据，但接收的数据总是 00 ，不管你发什么都是这个样子的，什么问题了？　　再次验证了一个真理，好记性不如乱笔头。上次Modelsim 破解成功，这次重新安装了一下，还是按照上次的方法破解，搞了半天才好，吼吼，在修改环境变量时添加这个文件LM_LICENSE_FILE，它的途径一定是你放他的目录+它的名字，呵呵。　　必须要为自己的粗心大意买单！在写状态机的时候，没想到很好的名字，就直接 reg[3:0] i 阅读全文

摘要：按照黑金的《NIOS 那些事儿》做到中断实验，编译时显示寄存器配置成功了，开始下到板子上灯是灭的，一阵狂按。。。还是不亮，在while(1)里面把LED-DATA 的赋值颠倒一下，再下载板子上亮的，又是一阵狂按。。。还是不灭，怎么？没进入中断？往后看有将怎么调试的，OK，调试看看，在 void ISR_button(void *context,unsigned long id)处设置断点，全速，按一下，好程序停在那里了，在全速，OK，灭了。反复几次。。。发现灯是一亮一灭的，看来不加按键消抖危害巨大啊。虽然有现象，但这个程序我没看懂，主要是 NIOS 处理中断的过程都没有理清楚。　　NIOS 阅读全文