摘要: 设计块: module Detector2 ( input CP,Sin,nCR, output reg Out ); reg [1:0] Current_state,Next_state; parameter S0=2'b00, S1=2'b01, S2=2'b10, S3=2'b11; alwa 阅读全文
posted @ 2023-10-22 19:17 小鑫2002 阅读(230) 评论(0) 推荐(0)