当前标签：modulesim

使用Verilog描述RTL图
AR0X1V 2019-04-08 18:34 阅读:4924 评论:0 推荐:0
用Verilog语言设计一个3-8译码器
AR0X1V 2019-04-07 21:07 阅读:3466 评论:0 推荐:0