06 2020 档案
摘要：assign 用于描述组合逻辑 always@(敏感事件列表) 用于描述时序逻辑 敏感事件 上升沿 posedge，下降沿 negedge，或电平 敏感事件列表中可以包含多个敏感事件，但不可以同时包括电平敏感事件和边沿敏感事件，也不可以同时包括同一个信号的上升沿和下降沿，这两个事件可以合并为一个电平
阅读全文
摘要：wire表示直通，即只要输入有变化，输出马上无条件地反映；reg表示一定要有触发，输出才会反映输入。 不指定就默认为1位wire类型。专门指定出wire类型，可能是多位或为使程序易读。wire只能被assign连续赋值，reg只能在initial和always中赋值。wire使用在连续赋值语句中，而
阅读全文
摘要：1 整数、实数和时间寄存器类型 整数是一种通用的寄存器数据类型，用于对数量进行操作，使用integer进行声明。 integer counter; //一般用途的变量用作计数器 initial counter = -1; //把-1存储到寄存器中 实数：实常量和实数寄存器数据类型使用关键字real来
阅读全文
摘要：1 Verilog是大小写相关的，其中的关键字全部为小写。 2 空白符由空格、制表符、和换行符组成。 3 单行注释以“//”开始，verilog将忽略此处到行尾的内容。多行注释以“”结束。多行注释不允许嵌套 4 操作符有三种：单目操作符、双目操作符和三目操作符。 5 数字声明 Verilog中有两种
阅读全文
摘要：关键字 含义module 模块开始定义input 输入端口定义output 输出端口定义inout 双向端口定义parameter 信号的参数定义wire wire信号定义reg reg信号定义always 产生reg信号语句的关键字assign 产生wire信号语句的关键字begin 语句的起始标
阅读全文
摘要：在使用终端输入 minicom 进入传输时，是无法直接退出的，需要使用以下方法退出。 1） 使用Ctrl+a 进入设置状态 2）按z进入设置菜单 （1）S键：发送文件到目标系统中；（2）W键：自动卷屏。当显示的内容超过一行之後，自动将後面的内容换行。这个功能在查看内核的啓动信息时很有用。（3）C键：
阅读全文
摘要：在Python中，以下划线开头的变量名有特殊的含义，尤其是在类的定义中。用下划线作为变量前缀和后缀来表示类的特殊成员： l _xxx：这样的对象叫做保护变量，不能用'from module import *'导入，只有类对象和子类对象能访问这些变量； l __xxx__：系统定义的特殊成员名字； l
阅读全文
摘要：闭包定义：1、闭包是一个嵌套函数2、闭包必须返回嵌套函数3、嵌套函数必须引用一个外部的非全局的局部自由变量 # 面试题 def num(): return [lambda x:i*x for i in range(4)]# num() -> [函数,函数,函数,函数]print([ m(2) for
阅读全文
摘要：def func(a,b=[]) 有什么陷阱？def func(a,b=[]): b.append(a) return bl1 = func(1)l2 = func(2,[11,22])l3 = func(3)print(l1,l2,l3) #执行结果： [1,3] [11,22,2] [1,3]
阅读全文
摘要：装饰器：在不改变原函数内部代码的基础上，在函数执行之前和之后自动执行某个功能。 目的：在不改变原函数的基础上，再函数执行前后自定义功能。 编写装饰器 和应用 # 装饰器的编写def x(func): def y(): # 前 ret = func() # 后 return ret return y
阅读全文
摘要：map，循环每个元素（第二个参数），然后让每个元素执行函数（第一个参数），将每个函数执行的结果保存到新的列表中，并返回。 v1 = [11,22,33,44]result = map(lambda x:x+100,v1)print(list(result)) # 特殊 filter 循环每个元素（第
阅读全文
摘要：*args：可以理解为只有一列的表格，长度不固定。 **kwargs：可以理解为字典，长度也不固定。 1、函数调用里的*arg和**kwarg： （1） *arg：元组或列表“出现” **kwarg：字典“出没” （2）分割参数 2、函数定义时传的*arg /**kwarg: （1）接收参数
阅读全文
浙公网安备 33010602011771号