FPGA Player

摘要： 重点： （1）两种连接方式：Place Net和Place Net Alias （2）交叉线之间的电气连接Place Junction （3）引脚悬空 Place no connect （4）两器件管脚之间直接互连的设置 （5）总线的连接Place Bus （6）不同页面电气特性连接Off-page 阅读全文

摘要： 画原理图，库是必不可少的，库有cadence自带的，也可以自己建自己的库，然后在画原理图工程时， 这些库都需要被添加进原理图工程才能使用。 1、库的添加 打开Place Part属性框，操作如下： (1)在Place菜单下有Part... (2)快捷键为P 其中图标分别为添加库和删除库。软件自带库的 阅读全文

摘要： 在这里以NE5532为例 1、打开新建元件的属性设置框 （1）这里的Package per Pkg设置框就是用来设置元件共有几个部分的。 （2）Package Type有两个选项Homogeneous 和Heterogeneous。其中Homogeneous用于一般元件中几部分都相同， 而Heter 阅读全文

摘要： module nlms_step_get( rst , clk , nd , din01_i, din01_q, din02_i, din02_q, dout01_step, dout02_step, dout_rdy ); 阅读全文

摘要： MATLAB实现最优低通滤波器的函数 % Fs --Data rate % Fpass --pass band % Fstop --Cutoff frequencies % Apass --Passband ripple % Astop --Stopband ripple % Q_Bit --Qua 阅读全文

摘要： 1、如何在vivado中调用UltraEdit 1、语法高亮 支持不同的编程语言，但是要添加相就的文件，这样不同语言的关键字就可以高亮显示。 在高级-> 配置 –> 语法高亮，选择文档 2、背景设置 视图 –> 主题 3、字体设置 视图 –> 设置字体 通过按住Ctrl和鼠标中键可以改变字体的大小。 阅读全文

摘要： 1、[Synth 8-2543] port connections cannot be mixed ordered and named 说明例化时最后一个信号添加了一个逗号。 2、 原因：报告说明有一个管脚没有进行分配。 3、 从文件列表中发现 当一些文件的路径改变后，原来文件路径因为找不到文件的就 阅读全文

摘要： 同一个BANK的电压必须是一样的，而电气特性则可以不同。 最近GTX调不出来，原来是电平不对 电源的影响 示波器看电源纹波 VCCO是为BANK的IO输出供电.比如LVCMOS33的信号,这个BANK就要接3.3V. VREF是为某些特定的信号电平标准提供参考电压,比如DDR,DDR2等. 如果没有 阅读全文

摘要： 用122.88k时钟采样153.6k的信号 阅读全文

摘要： m序列简介 m序列是最长线性移位寄存器序列的简称，是一种伪随机序列、伪噪声(PN)码或伪随机码。可以预先确定并且可以重复实现的序列称为确定序列；既不能预先确定又不能重复实现的序列称随机序列；不能预先确定但可以重复产生的序列称伪随机序列。M序列的产生要通过线性反馈移位寄存器来产生 本原多项式f(x), 阅读全文