FPGA Player

好记性不如烂笔头

导航

2018年6月1日 #

8位同步码修改变4位同步码

摘要： GV7704的1080p30及以下的分辨率同下码是这样的，每个同步码占用两个像素，而我们想要实现的是只占用一个像素。 实现方案： 检测到FF后可以计数,如data_dly 问题是怎样清除video数据中的FFh. 第二种方案是，用一个长度为8的reg [7:0] data_dly2 [7:0]当检测 阅读全文

posted @ 2018-06-01 18:23 中国的孩子 阅读(734) 评论(0) 推荐(0)

BT1120时序，可以用于自测用

摘要： module bt1120_gen #( parameter H_SYNC = 44, parameter H_FRONT_PORCH = 88, parameter H_BACK_PORCH = 148, parameter V_SYNC = 5, ... 阅读全文

posted @ 2018-06-01 11:54 中国的孩子 阅读(1949) 评论(0) 推荐(0)

max10之pll时钟源切换

摘要： 问题3：PLL切换功能中，多次切换可能造成PLL锁不定 从现象看clkbadx信号是不影响的，但locked信号一定是有影响的。 阅读全文

posted @ 2018-06-01 11:53 中国的孩子 阅读(558) 评论(0) 推荐(0)