VHDL基础
摘要:
行为建模----由其输入输出响应描述的组件-只有电路功能,没有结构-没有专门的硬件目标结构化建模----由底层互联组成和原语描述的组件-电路功能和结构-要求明确的硬件实现寄存器传送级(RTL)----出于综合目的的一类行为建模-硬件是隐含的或者推断的-可综合综合----将HDL译成电路,然后对表征电路进行优化进程----VHDL中执行的基本单元VHDL基础-两种构建方法:综合和仿真-VHDL语言包括保留关键字-语言的大部分对条件不敏感-VHDL声明以;结束-VHDL对空白不敏感。用于提高可读性-VHDL中的注释以"--"开始,到eol结束VHDL设计单元-实体:用于定义模型 阅读全文
posted @ 2012-05-13 15:41
zhliao
阅读(594)
评论(0)
推荐(0)
浙公网安备 33010602011771号