burlingame - 博客园

2020年5月30日

前仿真与后仿真遇到的问题

该文被密码保护。阅读全文

posted @ 2020-05-30 15:01 burlingame 阅读(0) 评论(0) 推荐(0)

2020年5月28日

sdf格式+$sdf_annotate

该文被密码保护。阅读全文

posted @ 2020-05-28 10:42 burlingame 阅读(0) 评论(0) 推荐(0)

2020年5月24日

systemverilog 字符串类型

摘要：转载：https://blog.csdn.net/Holden_Liu/article/details/100727957 传统的Veriog仅仅支持文字表述上的字符串，而SystemVerilog将字符串作为了内建的数据类型。类似C++的std::string类型，SystemVerilog字符阅读全文

posted @ 2020-05-24 08:39 burlingame 阅读(5942) 评论(0) 推荐(0)

字符串参数替换？

该文被密码保护。阅读全文

posted @ 2020-05-24 08:35 burlingame 阅读(0) 评论(0) 推荐(0)

$psprintf -vs- $sformatf --$sformat

该文被密码保护。阅读全文

posted @ 2020-05-24 07:44 burlingame 阅读(0) 评论(0) 推荐(0)

2020年5月22日

DC综合与Tcl语法结构概述

摘要：转载：https://www.cnblogs.com/IClearner/p/6617207.html 1、逻辑综合的概述 synthesis = translation + logic optimization + gate mapping . DC工作流程主要分为这三步 Translation 阅读全文

posted @ 2020-05-22 10:59 burlingame 阅读(799) 评论(0) 推荐(0)

Topographical mode + dc_shell-t与dc_shell区别

该文被密码保护。阅读全文

posted @ 2020-05-22 10:48 burlingame 阅读(0) 评论(0) 推荐(0)

数字设计中的时钟与约束(gate)

摘要：转载：https://www.cnblogs.com/IClearner/p/6440488.html 最近做完了synopsys的DC workshop，涉及到时钟的建模/约束，这里就来聊聊数字中的时钟（与建模）吧。主要内容如下所示： ·同步电路与异步电路； ·时钟/时钟树的属性：偏移(skew) 阅读全文

posted @ 2020-05-22 10:01 burlingame 阅读(2165) 评论(2) 推荐(1)

Clock uncertainty

该文被密码保护。阅读全文

posted @ 2020-05-22 09:51 burlingame 阅读(0) 评论(0) 推荐(0)

2020年5月21日

set_driving_cell set_drive set_input_transition 为设计指定输入驱动强度

该文被密码保护。阅读全文

posted @ 2020-05-21 16:27 burlingame 阅读(0) 评论(0) 推荐(0)

公告