2016年10月9日
FPGA中的delay与latency
摘要： latency是以时钟周期为单位的电路响应时间，delay是以绝对时间衡量的线延迟、门级延迟，决定电路工作频率。通过切割组合逻辑、增加时序约束以减小delay提升电路的工作频率。 阅读全文
posted @ 2016-10-09 11:20 RainbowSword 阅读(2250) 评论(0) 推荐(0)