阅读排行榜

Matlab&Vivado生成ROM IP核

晨青 2019-04-03 15:54 阅读:818 评论:0 推荐:0

【Verilog&vivado】彩色图像转灰度的硬件实现

晨青 2019-10-14 10:59 阅读:817 评论:0 推荐:0

【Verilog】跨时钟域设计Clock Domain Crossing Design（Multi cycle path formulation with feedback acknowledge）

晨青 2020-03-16 17:42 阅读:431 评论:0 推荐:0

基于脉动阵列的卷积网络加速

晨青 2019-09-16 17:51 阅读:413 评论:0 推荐:0

Booth算法乘法器-时钟优化

晨青 2019-09-12 11:09 阅读:390 评论:0 推荐:0