2019年10月31日
SystemVerilog Assertion 设计、调试、测试总结（3）
摘要： 上两篇主要是讲述断言的概念，基本语法，总结等等 这一篇主要是以PPT的形式展示各个场景下关于断言的应用。 为了在设计中加入断言的功能，因此需要写一个DUT。如下： `define true 1 `define free (a && b && c && d) module assertion( inp 阅读全文
posted @ 2019-10-31 12:20 Zhangxianhe 阅读(2300) 评论(0) 推荐(0) 编辑