南开小巷

导航

随笔分类 -  数字IC设计

verilog、IC设计过程中的软件使用和遇到的常见问题
分频器的verilog设计
摘要：笔者最近由于实验室老师的任务安排重新又看了一下分频器的verilog实现，现总结如下，待以后查看之用（重点是查看计数器计到哪个值clk_out进行状态翻转）1.偶数分频占空比为50%其实质还是一个N计数器模块来实现，首先要有复位信号，这个复位信号的作用就是使计数器和分频输出clk_out刚开始有一个... 阅读全文

posted @ 2014-07-24 13:55 南开小巷 阅读(5971) 评论(0) 推荐(0)

verilog中defparam的用法 （verilog调用底层模块（只改变）参数的传递）
摘要：当一个模块引用另外一个模块时，高层模块可以改变低层模块用parameter定义的参数值，改变低层模块的参数值可采用以下两种方式： 1)defparam 重定义参数 语法：defparam path_name = value ; 低层模块的参数可以通过层次路径名重新定义，如下例：module t... 阅读全文

posted @ 2014-07-22 21:08 南开小巷 阅读(2711) 评论(0) 推荐(0)