摘要：
1.使用语言：VHDL/verilog HDL2.各阶段典型软件介绍：输入工具：SummitSummit公司仿真工具：VCS, VSSSynopsys 公司 综合器：DesignCompile, BC CompileSynopsys 公司 布局布线工具：Preview 和Silicon EnsembleCadence公司版图验证工具：Dracula, DivaCadence公司静态时序分析: Prime TimeSynopsys 公司测试：DFTCompileSynopsys 公司3.流程第一阶段：项目策划形成项目任务书(项目进度,周期管理等)。流程：【市场需求--调研--可行性研究--论证- 阅读全文
posted @ 2012-11-20 15:00
宙斯黄
阅读(3139)
评论(0)
推荐(1)
浙公网安备 33010602011771号