摘要：在早期的Modelsim版本中，重复对一个寄存器赋值不报错。它是一个需要注意的问题，避免出现隐藏的错误。 阅读全文

摘要：在对Xilinx ISE Block RAM进行仿真时碰到“$recovery posedge CLKB posedge CLKA ”的问题。在BLKMEM**.v中注释掉最后对应的语句 $recovery (posedge CLKB, posedge CLKA &&& collision_posa 阅读全文

摘要：据个人经验，在Xilinx ISE下综合、布局布线时可以选择Design & Goals. 这个策略选择开始于综合阶段。 在布局布线阶段选择这个策略其实是为整体实施方便，它需要与综合阶段的策略对应。换言之，仅在布局 布线阶段选择Timing performance 或balanced design/ 阅读全文