2023年2月23日
路科IC验证--SVlab1中的细节
摘要： 仿真器是questasim，运行lab1需要配置的文件 本文主要分析tb4中的代码细节 tb4.sv代码 `timescale 1ns/1ps module chnl_initiator( input clk, input rstn, output logic [31:0] ch_data, out 阅读全文
posted @ 2023-02-23 22:07 傅红雪a 阅读(280) 评论(0) 推荐(0)
Live2D