会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
Wenbo
个人学习笔记和总结归纳,联系方式:yiwenboic@163.com
博客园
首页
新随笔
联系
订阅
管理
2018年12月11日
System Verilog基础(一)
摘要: 学习文本值和基本数据类型的笔记。 1.常量(Literal Value) 1.1.整型常量 例如:8‘b0 32'd0 '0 '1 'x 'z 省略位宽则意味着全位宽都被赋值。 例如: wire [7:0] sig1; assign sig1 = '1; //sig1 = 8'b11111111 1
阅读全文
posted @ 2018-12-11 16:46 yiwenbo
阅读(19523)
评论(0)
推荐(1)
公告