摘要: SystemVerilog(SV)的功能覆盖率(Functional Coverage)用于验证设计的功能是否被充分测试,通过定义需要覆盖的场景,跟踪测试用例对这些场景的覆盖程度。以下是核心语法和组件介绍: 基本结构:covergroup covergroup 是功能覆盖率的基本单元,用于定义需要覆 阅读全文
posted @ 2025-08-19 17:51 MKYC 阅读(86) 评论(0) 推荐(0)