2025年6月16日
摘要: 在Verilog中所有数据类型都是4值,即0,1,x,z。但在test bench中,不需要这些4态值,所以,System Verilog引入了新的2值变量(包括4值logic)。 数据类型 位 有/无符号 默认值 4 state reg >=1 unsigned x wire >=1 unsign 阅读全文
posted @ 2025-06-16 17:26 易如反掌 阅读(17) 评论(0) 推荐(0)