摘要：
采用对数似然比求解的迭代公式推导： 考虑 如上图，将L的部分看为一个整体，用 exp(a)和exp(b)代替，并对式子左右都取对数，则公式变为如下所示： 对数似然比 上述公式等效一下公式： 进一步可等效为： 编码基本的模型 上图中a和b分别是信道1和信道2接收的对数似然比，s是根据概率运算后得到的信 阅读全文
posted @ 2018-01-12 18:24
dlover
阅读(4949)
评论(0)
推荐(0)
摘要：
bash读取和改写ini文件，不受注释影响 阅读全文
posted @ 2021-01-01 22:17
dlover
阅读(1378)
评论(0)
推荐(0)
摘要：
在FPGA上做一个mini的mcu，实现mcu可根据代码自动裁剪 阅读全文
posted @ 2020-11-28 17:04
dlover
阅读(1342)
评论(0)
推荐(0)
摘要：
linux自定义命令的几种实现方法 阅读全文
posted @ 2020-07-01 23:16
dlover
阅读(10290)
评论(0)
推荐(1)
摘要：
在quartus平台中使用串口模块的IP，需要使用到platform designer软件来实现。 1、在quartus界面调出IP Catalog界面。 2、在IP catalog中搜索UART，找到RS2323模块，并双击打开，选择合适的路径和存放。 3、使用该模块若不搭建nios软核，则使用s 阅读全文
posted @ 2019-11-04 20:09
dlover
阅读(5766)
评论(0)
推荐(2)
摘要：
zynq中使用SPI的注意点。 阅读全文
posted @ 2019-06-17 17:50
dlover
阅读(5912)
评论(5)
推荐(0)
摘要：
STM32使用LL库配置定时器 阅读全文
posted @ 2019-04-02 10:24
dlover
阅读(12582)
评论(0)
推荐(0)
摘要：
利用FPGA驱动步进电机电机的正反转，可通过调节PWM的频率来控制电机的转速 阅读全文
posted @ 2019-03-21 20:22
dlover
阅读(6655)
评论(1)
推荐(0)
摘要：
1.Verilog中如果wire连接到常量，而常量没有说明他的位宽，那么将会默认为32位 如： 上述代码在综合的时候，会将a扩展成32位进行操作，而事先声明常量位宽将不会出现，如下： 这一点看起来没什么大不了的，但是有时候却会出现我们想的不一样的结果，请看下面的代码： 本来想把低32位加到高32位， 阅读全文
posted @ 2018-04-14 18:52
dlover
阅读(13413)
评论(0)
推荐(0)
摘要：
polar codes的一些知识 阅读全文
posted @ 2018-01-30 21:34
dlover
阅读(2635)
评论(0)
推荐(0)
浙公网安备 33010602011771号