嵌入式

1.Found clock-sensitive change during active clock edge at time on register "" 原因:vector source file中时钟敏感信号(如:数据,允许端,清零,同步加 载等)在时钟的边缘同时变化.而时钟敏感信号是不能在时钟边沿变化的.其后 果为导致结果不正确. 措施:编辑vector source file 2.Verilog HDL assignment warning at : truncated with size to match size of target ( 原因:在HDL设计中对 Read More

1）名称：聚酯（涤纶）电容（CL） 电容量：40p--4u 额定电压：63--630V 主要特点：小体积，大容量，耐热耐湿，稳定性差 应用：对稳定性和损耗要求不高的低频电路CL21X金属化聚脂薄膜电容－－－－－－－－－－－－－－－－－－－－－－－－2）名称：聚苯乙烯电容（CB） 电容量：10p--1u 额定电压：100V--30KV 主要特点：稳定，低损耗，体积较大 应用：对稳定性和损耗要求较高的电路－－－－－－－－－－－－－－－－－－－－3）名称：聚丙烯电容（CBB） 电容量：1000p--10u 额定电压：63--2000V 主要特点：性能与聚苯相似但体积小，稳定性略差 应用：代替大部分聚 Read More