摘要:
当使用硬件描述语言(HDL)完成电路设计时,往往需要编写Testbench对所设计的电路进行仿真验证,测试设计电路的功能是否与预期的目标相符。而编写Testbench难度之大,这时可以借助交互式图形化环境Simulink来产生模拟激励,并且可以观察测试模块的输出响应。 首先,用Verilog描述一个反相器,代码如下:module inverter( clk, sin, ... 阅读全文
posted @ 2015-05-20 20:15
yfwblog
阅读(2025)
评论(0)
推荐(0)