yaojinvip - 博客园

在zedboard上跑不带桌面系统的linux

摘要：最近在做这个方面的项目，先写一个总结吧需要准备的材料： 1. vivado 工程生成的 system_wrapper.bit。 2. 在SDK里面建立Zynq FSBL 中的 FSBL.elf。 3. 编译linux uboot生成uboot文件(改名成uboot.elf文件)。这三个文件（顺序阅读全文

posted @ 2017-03-28 20:44 yaojinvip 阅读(197) 评论(0) 推荐(1)

vivado tcl文件使用

摘要：打开vivado主界面，然后在command当中输入cd “tcl文件目录”，找到tcl文件之后，再输入source “tcl文件目录”，之后工程文件就可以打开了。 tcl文件确实很方便。阅读全文

posted @ 2017-03-13 10:43 yaojinvip 阅读(1278) 评论(0) 推荐(0)

vivado工程移植

摘要：把vivado工程移植的时候需要将ip的目录也要移植过来！！！三个感叹号说明一切阅读全文

posted @ 2017-03-03 16:36 yaojinvip 阅读(1208) 评论(0) 推荐(0)

Search Everything 多项查找

摘要：或操作 | 与操作空格非操作！阅读全文

posted @ 2017-02-22 21:34 yaojinvip 阅读(152) 评论(0) 推荐(0)

RTL_代码覆盖率

摘要：以前写代码总认为实现了功能就可以，但是没有考虑过代码是否都起作用了，这里代码覆盖率是一个很重要的衡量指标。代码覆盖率高的话，也可以节省资源。这是一个非常重要的指标，之前面试的时候也有人专门问过我，但是当时对这个没特别在意。还是要好好关注一下。阅读全文

posted @ 2017-02-21 22:57 yaojinvip 阅读(572) 评论(0) 推荐(0)

在ARTIX-7上实现摄像头视频通路

摘要：在这里模仿一下超群天晴（https://home.cnblogs.com/u/surpassal/）的风格，超群天晴是我非常崇拜的一个博主硬件平台：Nexys 4 DDR 开发环境：Windows 7 64 bit 软件： VIVADO 16.2 +SDK 16.2 整个程序开发是借鉴 htt 阅读全文

posted @ 2017-02-15 22:06 yaojinvip 阅读(220) 评论(0) 推荐(0)

转：自动生成testbench

摘要： ModelSim,首先（open）打开需要仿真的模块 ,Source -> Show Language Templates, 在显示的 Language Templates栏目中选择“Create Testbench” 软件自动弹出的"Create Testbench Wizzard”窗口中，在"w 阅读全文

posted @ 2017-02-12 19:42 yaojinvip 阅读(237) 评论(0) 推荐(0)

转：winedt中显示中文

摘要： 1. 保存为 UTF-8 编码.2. 使用 XeLaTeX 编译（第一次编译可能需要等待比较长的时间，因为要刷新字库，之后就好了），而不要使用 pdfLaTeX. 阅读全文

posted @ 2017-02-08 19:27 yaojinvip 阅读(2377) 评论(0) 推荐(0)

Zynq和microblaze的区别

摘要： 2017.1.16 Zynq钩中PS端的外设之后不需要初始化过程，但是如果在microblaze中连接外设之后需要有初始化过程。 2017.2.20 Zynq和microblaze一个是硬核一个是软核，他们的功能有点相似，在钩中外设以后都需要进行初始化。这个很重要阅读全文

posted @ 2017-01-16 14:19 yaojinvip 阅读(1564) 评论(0) 推荐(0)

转：找不到include xgpio.h；Unresolved include xgpio.h

摘要：这个文档讲解的是在SDK下出现的问题，如果在ISE下编译是有错的，不能正常进入SDK，那这篇文档不适合你。问题是这样的。根据教程《XILINX FPGA Verilog编程大全》做SOC实验，教程用的是ISE13.2，我使用的是ISE14.4，一步一步跟着教程做，通过这次照猫画虎，我能收获不少。阅读全文

posted @ 2017-01-16 10:44 yaojinvip 阅读(1921) 评论(0) 推荐(0)