2022年1月13日
《Verilog数字系统设计教程》第三章笔记
摘要： 3.1 模块的结构 3.1.1 模块的端口定义 module 模块名(口 1,口 2,口 3,口 4, ...); (1) 在引用时，严格按照模块定义的端口顺序来连接，不用标明原模块定义时规定的端口名。 (2) 在引用时用"."符号，标明原模块是定义时规定的端口名。于可以用端口名与被引用模块的端口相 阅读全文
posted @ 2022-01-13 21:21 许崇智 阅读(364) 评论(0) 推荐(0)