加载中...

2024年6月18日
Xilinxddr3 mig ip核：基于native接口的ddr3读写控制
摘要： 一、MIG IP核读写时序 如下图是7系列的MIG IP核结构框图。左侧是用户接口，即用户（FPGA）同MIG交互的接口，用户就必须掌握这些接口才可以使用该IP核。 将用户侧的信号分类如下图。 其中的输入输出是相对于MIG IP核的，即对用户侧来说是相反的。 写命令操作时序如下，其中，写操作app_ 阅读全文
posted @ 2024-06-18 15:15 言知木 阅读(1985) 评论(1) 推荐(1)