摘要：
在工程中对microblaze中的axi4lite_0的参数做一些设置，然后再加入AXITimer/CounterIP，然后再设置系统的时钟为50MHZ。测试方法： 在microblaze中对DDR进行读写，在读写的开始启动AXITimer/Counter开始计数，在读写完毕后停止AXITimer/Counter停止计数。然后用读写的字节数数以AXITimer/Counter中的数值，可以得到在相同系统频率下不同参数设置的情况下microblaze的读写性能之间的比较。测试参数的设置分以下几种情况：参数设置一：在InterconnectStrategy中 Selectconfiguration 阅读全文
posted @ 2014-01-06 16:07
Jeason001
阅读(530)
评论(0)
推荐(0)
摘要：
在目前的工程中添加时序约束，添加的约束频率为100Mhz。主要添加的约束有Period约束，OffsetIn和OffsetOut约束。以下为介绍解决时序违反的问题的方法和步骤：一分析时序报告分析时序报告,找出时序违反的原因。经过分析时序报告发现有所有9处寄存器到寄存器之间的时序违反，即所添加的Period约束中有时序违反。其中有的是逻辑级数太多，有的是fanout太多造成的走线延迟太大。二设置选项 在SysthesisOptions和ImplementDesignOptions选项框中对一些选项经行设置。希望通过这个选项的设置后，重新优化布局布线，对关键路径有一定影响，从而提升频率。对一些关. 阅读全文
posted @ 2014-01-06 16:06
Jeason001
阅读(1874)
评论(0)
推荐(0)
摘要：
CLOCK_DEDICATED_ROUTE是一个高级约束，它指导软件是否遵循时钟配置规则。当没有设置CLOCK_DEDICATED_ROUTE或设置为TRUE的时候，软件必须遵循时钟配置规则。当CLOCK_DEDICATED_ROUTE设置为FLASE的时候，软件进行操作： 1忽略到时钟配置规则2继续布局布线只有当必须违反时钟配置规则的时候才设置CLOCK_DEDICATED_ROUTE约束。约束应用的单元： 1时钟BUFFER 2时钟管理快 3高速I/O快约束应用规则： 1NET 2INSTANCEPIN约束值： 1TRUE 2 FLASE约束例子：PIN“BEL_INSTANCE_NAM. 阅读全文
posted @ 2014-01-06 16:04
Jeason001
阅读(13102)
评论(0)
推荐(0)
摘要：
KEEP_HIERARCHY是一种对综合和实现过程的约束。一般而言，一个HDL设计的顶层包含好几个底层子模块。XST在综合过程中为了得到更好的结果，一般打平设计的层次。但是也可以在综合的过程中通过添加KEEP_HIERARCHY约束来使综合的过程保持设计的层次。添加KEEP_HIERARCHY约束后，综合和实现的结果表现的以下2方面：1在实现的过程中保持设计层次。2生成仿真需要的保持设计层次的网表。例子：以上图为例，如果对整个模块或I2添加约束： 1在最后的生成网表中，I2模块的层次被保持下来。 2I2模块中的I4、I5模块的层次被打平。 3I1、I3、I6、I7的层次也被打平。KEEP_HI 阅读全文
posted @ 2014-01-06 16:01
Jeason001
阅读(6926)
评论(0)
推荐(0)
摘要：
在最近的双边滤波器的仿真中遇到一些很奇怪的问题，主要是对memory的操作问题。遇到的现象和解决方法法描述如下：在Testbench中定义了1组14位存储器分别用来存储一帧图像的数据。主要数据类型的定义以及初始化：reg[8:0]npe;reg[8:0]nle;initialbeginnpe=384;nle=288;endreg[13:0]mem1[0:130000];reg[16:0]pixel_cnt;reg[16:0]line_cnt;reg[31:0]reg_sub;主要赋值语句：mem1[line_cnt*npe+pixel_cnt]<=data_in;reg_sub<= 阅读全文
posted @ 2014-01-06 15:55
Jeason001
阅读(671)
评论(0)
推荐(0)
摘要：
将你的设计制作成BlackBox，也就是网表文件，这样别人看不到你的设计但是可以调用你的模块了。1. 什么是BlackBox 一个大的设计中可以用到一系列网表文件作为输入的一部分而并不全部使用HDL文件。当综合这个大设计时综合器不需要知道这个网表文件是怎样实现的，而只需要知道它的输入输出接口就可以了。这样的网表就称为黑盒子，因为我们不需要看到它的内部情况。通常付费IP都会以BlackBox的形式。2. 如何使用BlackBox BlackBox网表可以是EDIF或NGC文件。每个BlackBox网表都需要有一个与之相对应的HDL文件来注明它的端口。这个HDL只说明BlackBox的端口信息，而 阅读全文
posted @ 2014-01-06 15:42
Jeason001
阅读(2636)
评论(0)
推荐(0)
浙公网安备 33010602011771号