2021年8月18日
verilog 输出一串数字的初始1的位置，末端1的位置_组合逻辑_附代码仿真波形
摘要： 1.题目 输入 数据 data=1100_1010 输出first_one = 0010 last=1000 ， 思路，计算first_one ,先将1100_1010 变成0000_0010 这就是优先仲裁器的设计思路，然后输出该bit的位置就可， 对于last_one ，将datain 高低位转 阅读全文
posted @ 2021-08-18 11:07 嘻哈先生_谈IC 阅读(1089) 评论(0) 推荐(0)
verilog 用组合逻辑记录一串数据的初始1 与最终1的位置_附代码仿真波形
摘要： 1.题目 输入 数据 data=1100_1010 输出first_one = 0010 last=1000 ， 思路，计算first_one ,先将1100_1010 变成0000_0010 这就是优先仲裁器的设计思路，然后输出该bit的位置就可， 对于last_one ，将datain 高低位转 阅读全文
posted @ 2021-08-18 10:59 嘻哈先生_谈IC 阅读(482) 评论(0) 推荐(0)