2020年10月12日
S3C2440时钟体系笔记
摘要： 一、整体架构 S3C2440的主时钟源可以是外部谐振器(XTIpll)，或者外部输入时钟(EXTCLK)，经过锁相环MPLL、UPLL产生高频时钟信号，并经由分配传输给AHB总线，APB总线，USB设备，以及内核使用。其中UPLL是USB专用的PLL。以下是时钟体系的总体框架： 二、控制逻辑 时钟控 阅读全文
posted @ 2020-10-12 23:58 星灯盏 阅读(270) 评论(0) 推荐(0)