2014年12月1日
基于Verilog的偶数、奇数、半整数分频以及任意分频器设计
摘要： 在FPGA的学习过程中，最简单最基本的实验应该就是分频器了。由于FPGA的晶振频率都是固定值，只能产生固定频率的时序信号，但是实际工程中我们需要各种各样不同频率的信号，这时候就需要对晶振产生的频率进行分频。比如如果FPGA芯片晶振的频率为50MHz，而我们希望得到1MHz的方波信号，那么就需要对晶振产生的信号进行50分频。 分频器的设计虽然是FPGA学习过程中最简单的实验，但是真正想要把分频器的... 阅读全文
posted @ 2014-12-01 15:00 いつまでも 阅读(21660) 评论(4) 推荐(3)