2019年8月1日
ZYNQ笔记（6）：普通自定义IP封装实现PL精准定时中断
摘要： 软件的定时中断很难控制精准触发沿的位置，可以通过 PL-PS 的中断完成精准的定时中断。PL 的中断通过 Verilog 代码产生，这样紧密结合 PS-PL 的处理，发挥各自的优势。 一、PL 侧定时中断 1.实际要求 ① 上升沿中断； ② 高电平宽度不小于1us； ③ 中断计数器的时钟为 200M 阅读全文
posted @ 2019-08-01 14:25 咸鱼IC 阅读(2944) 评论(0) 推荐(0)