摘要:
假设有两个寄存器SR和SR2,现在要交换这两个寄存器的数据。在C语言中,需要定义一个临时变量SR_temp来实现:SR_temp = SR;SR = SR2;SR2 = SR_temp;但在Verilog中,利用其非阻塞的赋值方式,可以在一个时钟周期内完成两个寄存器数据的交换。请看下面这段代码: 1 module Dtest 2 ( 3 input clk, enable, reset, 4 input sr_in, 5 output sr_out 6 ); 7 8 // Declare the shift register 9 reg sr;10... 阅读全文
posted @ 2012-10-10 17:42
xiangtailiang
阅读(1285)
评论(0)
推荐(0)

浙公网安备 33010602011771号