计算机组成原理拾遗（二）

主存的基本组成：

现代计算机的主存都由半导体集成电路构成，图中的驱动器、译码器和读写电路均制作在主存储器芯片中，而MAR和MDR制作在CPU芯片内。存储芯片和CPU芯片可通过总线连接。存储体是一个由存储单元按照一定规则排列起来的存储阵列。存储体是存储器的核心，是存储信息的实体。

半导体存储芯片的基本结构：

译码驱动能把地址总线送来的地址信号翻译成对应存储单元的选择信号，该信号在读/写电路的配合下完成对被选中单元的读/写操作；
读写电路包括读出放大器和写入安陆，用来完成读/写操作。

半导体存储芯片的译码驱动方式：
线选法，特点是用一根字选择线（字线），直接选中一个存储单元的各位。结构简单，是适用于容量不大的存储芯片。

重合法，

 上图是一个1K*1位重合法结构示意图，用64根选择先（X、Y两个方向各32根），便可选择32*32矩阵中的任一位。

动态RAM与静态RAM的比较：
目前，动态RAM的应用比静态RAM要广泛得多。其原因如下：
1. 在同大小的芯片中，动态RAM的集成度远高于静态RAM，如动态RAM的基本单元电路为一个MOS管，静态RAM的基本单元电路需4~6个MOS管；
2. 动态RAM行、列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少；
3. 动态RAM的工号比静态RAM小；
4. 动态RAM的价格比静态RAM的价格便宜。当采用同一档的实现技术时，动态RAM的容量大约是静态RAM容量的4~8倍，静态RAM的存取周期比动态RAM的存取周期快8~16倍，但价格也贵8~16倍。

高性能存储芯片
采用高性能存储芯片是提高主存速度的措施之一。SDRAM（Synchronous DRAM，同步DRAM），基于DRAM结构的增强功能，SDRAM与常用的异步DRAM不用，它与处理器的数据交换同步与系统的时钟信号，并且以处理器-存储器总线的最高速度运行，而不需要插入等待状态。典型的DRAM中，处理器将地址和控制信号送至存储器后，经过一段延时，供DRAM执行各种内部操作（如输入地址、读出数据等），才能将数据从存储器中读出或将数据写入到存储器中。SDRAM还支持猝发访问模式，即CPU发出一个地址就可以连续访问一个数据块（通常为32字节）。

Cache
基于程序访问的局部性原理，主存和缓存按块存储（块大小为一固定值）。Cache的基本结构：

Cache的写操作，对Cache块内的写入的信息，必须与被映射的主存块内的信息完全一致，当程序运行过程中需对某个单元进行写操作时，会出现如何使Cache与主存内容保持一致的问题。目前主要有两种方法：写直达法（Write-through）和写回法（Write-back）。
写直达法，即写操作时数据即写入Cache又写入主存。它能随时保证主存和Cache的数据始终一致，但增加了访存次数。
写回法，即写操作时只把数据写入Cache而不写入主存但当Cache数据被替换出去时才写回主存，为了识别Cache中的数据是否与主存中的一致，Cache的每一块要增设一个标志位表示“清浊”（是否修改过），“清”（未修改，与主存一致）不必写回主存，“浊”则需要写回主存，同时是标志位为“清”。
Cache的一致性问题比较重要，研究活跃。

磁表面存储器
磁表面存储是在金属或塑料等介质上用某些磁性材料层来记录信息
磁记录原理

硬磁盘存储器（硬盘）常见内部结构

硬磁盘存储器（硬盘）逻辑结构

资料参考：http://wenku.baidu.com/view/bf7ba363783e0912a2162a5c.html