2018年4月12日
摘要: 4/12-4月底:verilog学习及毕业设计verilog部分大致过完 5月份:AHB总线的学习及前面设计部分的复习+每日刷一题+老板毕设的学习 6月份:sv的学习&UVM+每日刷题+老板毕设的学习 7月份:基础知识的学习(主要是数字集成电路这本书的知识点)+刷题+毕设 8月份:复习阶段+刷题+找 阅读全文
posted @ 2018-04-12 13:21 huanm 阅读(484) 评论(2) 推荐(0)
摘要: 从今天开始终于要学习verilog语法啦~~学完我就得去整毕业设计了,,虽然verilog一直也学了点,但总觉得没什么系统性。打算用4月份把verilog学完,做点小实践,把毕业设计verilog部分大致过一遍。 一:数据类型,变量和基本运算符号 1:命名规则 大小写敏感,X代表未知状态,Z代表高阻 阅读全文
posted @ 2018-04-12 13:15 huanm 阅读(2554) 评论(0) 推荐(0)