我的随笔

verilog 串并转换电路

耐心的小黑 2021-09-24 19:59 阅读:1644 评论:0 推荐:0

基于Vivado MIG IP核的DDR3控制器(DDR3_CONTROL)

耐心的小黑 2021-09-20 16:55 阅读:1178 评论:0 推荐:0

FPGA 16bit 串口发送程序设计

耐心的小黑 2021-09-10 12:20 阅读:770 评论:0 推荐:0

RISC-V 指令集的模块化和寄存器结构

耐心的小黑 2021-09-07 19:15 阅读:1925 评论:0 推荐:0

RISC-V 指令格式和6种基本整数指令

耐心的小黑 2021-09-07 16:38 阅读:4996 评论:1 推荐:2

verilog中的基本数据类型

耐心的小黑 2021-06-19 10:45 阅读:663 评论:0 推荐:0

平等仲裁之循环优先级控制器

耐心的小黑 2021-06-12 18:25 阅读:190 评论:0 推荐:0

Verilog 图像数据的采样和缓冲(FMC_apt)

耐心的小黑 2021-06-12 16:22 阅读:256 评论:0 推荐:0

Xilinx伪双口RAM实现同步FIFO（解决读写冲突）

耐心的小黑 2021-06-06 23:05 阅读:1278 评论:0 推荐:0

综合工具-DesignCompiler学习教程

耐心的小黑 2021-05-30 10:32 阅读:2909 评论:0 推荐:0