数字前端设计 - 随笔分类(第3页) - 耐心的小黑

摘要：参考：正点原子开拓者 FPGA 开发指南一、数码管动态显示简介由于一般的静态驱动操作虽然方便，但占用的I/0口较多，例如要驱动6... 阅读全文

posted @ 2020-10-31 22:17 耐心的小黑阅读(571) 评论(0) 推荐(0)

pwm信号生成电路

摘要：一、原理我们需要两个计数器cnt1和cnt2： cnt1随系统时钟同步计数（系统时钟上升沿时cnt1加1），范围为0~ T；cnt... 阅读全文

posted @ 2020-10-31 20:36 耐心的小黑阅读(361) 评论(0) 推荐(0)

摘要：一、实验内容有四个按键，分别控制四个LED灯的亮灭切换。二、实验说明 1、代码中，使用位宽为4的key_h作为输入，分别连接着四... 阅读全文

posted @ 2020-10-22 23:01 耐心的小黑阅读(704) 评论(0) 推荐(0)

摘要：一、算法说明 1、具体的Booth算法原理，可以自行搜索，这里提供两篇文章，仅供参考。 https://www.cnblogs.co... 阅读全文

posted @ 2020-10-15 17:35 耐心的小黑阅读(689) 评论(0) 推荐(0)

摘要：一、前言 BCD码（Binary-Coded Decimal‎）用4位二进制数来表示十进制数中的0~9这10个数码。4位二进制正常情... 阅读全文

posted @ 2020-10-09 18:23 耐心的小黑阅读(574) 评论(0) 推荐(0)

摘要：1、RTL代码 module clock_24_60( clk, rst, hour_h, hour... 阅读全文

posted @ 2020-10-03 23:41 耐心的小黑阅读(512) 评论(0) 推荐(0)

摘要：一、有符号加法器对于同一个加法器来说，其实输入无论是有符号数还是无符号数都是可以的。以我之前写的8位二进制加法器：传送门为例，第... 阅读全文

posted @ 2020-10-03 22:29 耐心的小黑阅读(1325) 评论(0) 推荐(0)

摘要：一、功能概述：先行进位加法器是对普通的全加器进行改良而设计成的并行加法器，主要是针对普通全加器串联时互相进位产生的延迟进行了改良。... 阅读全文

posted @ 2020-10-03 18:33 耐心的小黑阅读(1780) 评论(0) 推荐(1)

摘要：一、算法(非原创) 在Verilog HDL语言中虽然有除的运算指令，但是除运算符中的除数必须是2的幂，因此无法实现除数为任意整数的... 阅读全文

posted @ 2020-10-03 13:51 耐心的小黑阅读(833) 评论(0) 推荐(0)

摘要：一、移位相加乘法器—串行形式 1、RTL代码 module unsigned_mul_1 #( paramet... 阅读全文

posted @ 2020-09-29 21:51 耐心的小黑阅读(812) 评论(0) 推荐(0)

摘要：一、移位相加乘法器移位相加的原理从被乘数的最低位开始判断，若为1，则乘数左移i(i=0,1(width-1))位后，与上一次和进... 阅读全文

posted @ 2020-09-28 09:31 耐心的小黑阅读(1454) 评论(0) 推荐(0)

摘要：一、首先定义一个1位全加器 module adder_1bit(a,b,cin,sum,cout); input a,b,cin; ... 阅读全文

posted @ 2020-09-27 10:11 耐心的小黑阅读(913) 评论(0) 推荐(0)

按键消抖的三种方案

摘要：首先，做两个假定，以方便后面的描述：假定按键的默认状态为0，被按下后为1假定按键抖动时长小于20ms，也即使用20ms的消抖时间 ... 阅读全文

posted @ 2020-09-24 11:33 耐心的小黑阅读(731) 评论(0) 推荐(0)

摘要：分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，... 阅读全文

posted @ 2020-09-24 10:10 耐心的小黑阅读(500) 评论(0) 推荐(0)

万能的小黑呀！！！