上一页 1 ··· 8 9 10 11 12
摘要: 加法器,电路逻辑实现,每一位对应相加,再加上低位来的进位;进位是运算速度的瓶颈; 进位链:传送进位的链路; 串行进位链:串行进位,与非门实现,从后往前,电路简单; 并行进位链:n位加法器,同时产生进位(数学推导),电路复杂; 改进: 单重跳跃分组进位链: 如n=16,分为四个小组,每个小组采用并行进 阅读全文
posted @ 2022-10-03 11:43 stu--wy 阅读(432) 评论(0) 推荐(0)
摘要: 1.浮点运算的加减法; 对阶,尾数求和,规格化,舍入,溢出判断; 对阶:小->大 尾数求和:补码 舍入:在对阶和右移的过程中,可能出现尾数末位丢弃,需要舍入 (0舍1入,末位恒置1等) 溢出判断: (阶码溢出) 阅读全文
posted @ 2022-10-03 11:42 stu--wy 阅读(326) 评论(0) 推荐(0)
摘要: 1.原码表示法:真值为正符号位是0,真值为负符号位是1。且+0的原码 != -0的原码。 原码不能表示-1 2.补码表示法:用原码做计算会涉及减法,能否把减法变加法--补码。{原码转换为补码,正数的补数原码==补码,负数原码符号位不变,数据位取反加一} {补码转成原码 正数补码的原码还是本身,负数的 阅读全文
posted @ 2022-10-03 11:42 stu--wy 阅读(273) 评论(0) 推荐(0)
摘要: 阅读全文
posted @ 2022-09-29 11:19 stu--wy 阅读(43) 评论(0) 推荐(0)
摘要: 总线:是连接各个部件的信息传输线 总线结构:单总线 -> 以CPU为核心的双总线(CPU和主存有一根 CPU和IO设备有一根)-> 以存储器为核心(一系统总线,一存储总线连接。 CPU和主存->三总线结构......还有很多设计 高速总线和低速总线分开等。 两个概念:主模块对总线有控制权,从模块相应 阅读全文
posted @ 2022-09-29 11:18 stu--wy 阅读(219) 评论(0) 推荐(0)
上一页 1 ··· 8 9 10 11 12