2020年8月3日
Verilog-消除复位毛刺（全志科技）
摘要： 原题 题目理解 该题目有2个要求，首先是要对输入的rstn_i进行过滤，小于等于32个时钟周期的当作“不正常”复位请求；另外，正常复位请求撤销后，也就是有效的rstn_i恢复高电平后，rstn_o能够在2个时钟周期后恢复高电平。 代码思路 1、外围rstn_i作为异步信号，需要进行打2拍处理，缓解亚 阅读全文
posted @ 2020-08-03 22:32 笑着刻印在那一张泛黄 阅读(2020) 评论(0) 推荐(0)