随笔分类 - 找工作-IC 知识点
摘要：[TOC] 协议简介 https://www.cnblogs.com/liujinggang/p/9609739.html https://www.cnblogs.com/deng tao/p/6004280.html https://blog.csdn.net/weiqifa0/article/d
阅读全文
摘要：参考博客 RTL级低功设计：https://www.cnblogs.com/IClearner/p/6908033.html 一道简单的笔试题_低功耗设计：https://cloud.tencent.com/developer/article/1664984 功耗的类型 低功耗设计方法 低功耗技术
阅读全文
摘要：异或门 结构一（12管） 化简形式 电路结构 结构二（8管+4管反向） 同或门 结构一（12管） 化简形式 电路结构 结构二（10管） 化简形式 电路结构 结构三 （8管+4管反向）
阅读全文
摘要：[TOC] 全加器公式 卡诺图化简可参考：http://www.fx361.com/page/2019/0917/5560913.shtml 公式理解：A，B，Ci只要有奇数个1，则S=1，而进位的产生则至少需要2个1 Co和S的关系 利用互补静态CMOS实现的全加器 用P（进位传播）、G（进位产生
阅读全文
摘要：1、语句覆盖率（行覆盖率） 2、分支覆盖率 3、条件覆盖率 4、有限状态机覆盖率 5、翻转覆盖率 6、路径覆盖率 https://blog.csdn.net/weixin_42764060/article/details/107163136 https://www.cnblogs.com/coder
阅读全文
摘要：http://www.fpgaw.com/forum.php?mod=viewthread&tid=111447
阅读全文
摘要：1、华为 https://www.jianshu.com/p/d280c51ffadb 2、中兴 https://wenku.baidu.com/view/b3fd32bd1a37f111f1855b90.html 3、汇顶设计验证2018 https://blog.csdn.net/Laplace
阅读全文
摘要：1、UART （1）波特率和比特率的关系 波特率：码元传输速率单位，表示单位时间内传输了多少个码元。 比特率：信息量传送速率单元，表示单位时间内传输的二进制代码数，即bits/s。 对于两相调制，1个码元表示1位二进制数，因此波特率等于比特率；对于四相调制，1个码元表示2位二进制数，因此比特率为波特
阅读全文
摘要：1、定义 信号完整性是指：信号能够按照时序要求定时到达，同时具有较好的信号质量（波形）。信号完整性问题研究的领域比较广泛，包括信号线上的信号完整性以及电源网络的电源完整性，信号完整性问题在高抽象层次表现为噪声和延时，这些问题都是由电路层中的电阻、电容和电感导致的。 串扰是两条信号线之间的耦合、信号线
阅读全文
摘要：1、单一分析模式 对于单一分析模式（Single Mode），静态时序分析工具只会在指定的一种工作条件下检查建立时间和保持时间。因此只吃一种库。 2、BC-WC分析模式 对于最好-最坏分析模式（BC-WC Mode），静态时序分析工具会同时在PVT环境中最好的和最坏工作环境下检查建立时间和保持时间。
阅读全文
摘要：https://wenku.baidu.com/view/bf763feb284ac850ad0242fe.html
阅读全文
摘要：https://www.cnblogs.com/shanesblog/p/4103228.html
阅读全文
摘要：1、skew和jitter （1）jitter:由于晶振本身稳定性，电源以及温度变化等原因造成了时钟频率的变化，就是jitter,指的是时钟周期的变化。指两个时钟周期之间存在的差值，这个误差是在时钟发生器内部产生的，和晶振或者PLL内部电路有关，布线对其没有影响。由于跟晶振本身的工艺有关，所以在设计
阅读全文
摘要：https://blog.csdn.net/qq_27016651/article/details/83096126
阅读全文
摘要：1、同步复位和异步复位二者各自的优缺点 https://blog.csdn.net/qq_41634276/article/details/101078454 （a）同步复位有利于仿真器仿真，有利于时序分析；异步复位属于异步逻辑，静态时序分析稍复杂，如果复位释放接近时钟有效沿，则触发器的输出可能进入
阅读全文
摘要：https://www.cnblogs.com/lyc-seu/p/12441366.html 一、同步电路和异步电路的优缺点 同步电路： 优点： （1）EDA友好，EDA工具可以保证电路系统的时序收敛，有效避免了电路设计中的竞争冒险现象； （2）由于触发器只有在时钟边缘才改变值，很大限度地减少了整
阅读全文
摘要：1、FPGA器件内部的资源及功能 https://blog.csdn.net/maxwell2ic/article/details/81116271 2、FPGA开发流程 http://m.elecfans.com/article/673005.html
阅读全文
摘要：https://blog.csdn.net/augus_per/article/details/52724792 例：12.918进行定点化，11位的位宽带来的量化误差是多少？ 4位用来表示整数，7位用来表示小数。分辨率为：1/(2^7)=0.0078125 0.918/0.0078125~=118
阅读全文
摘要：1、低功耗设计策略 1）动态功耗和静态功耗 动态功耗包括开关功耗（switching power）和内部功耗（internal power），前者来源于对负载电容的充放电，后者来源于短路电流。 静态功耗包括亚阈值漏电、栅漏电、pn结到衬底的漏电。 2）降低功耗的方法 a）降低供电电压 功耗与电源的二
阅读全文
摘要：https://www.cnblogs.com/dxs959229640/p/8144656.html 写时钟频率 w_clk, 读时钟频率 r_clk, 写时钟周期里，每B个时钟周期会有A个数据写入FIFO 读时钟周期里，每Y个时钟周期会有X个数据读出FIFO 则，FIFO的最小深度是？ 首先，这
阅读全文
浙公网安备 33010602011771号