随笔分类 -  DE2 Board

【转】IIC总线的FPGA实现
摘要：转自：http://www.cnblogs.com/sunev/archive/2012/05/17/2506731.html一、摘要 DE2_TV中，有关于寄存器的配置的部分，采用的方法是通过IIC的功能，这里对IIC总线的FPGA实现做个说明。二、实验平台 软件平台：ModelSim-Altera 6.4a (Quartus II 9.0) 硬件平台：DIY_DE2三、实验原理1、IIC总线器件工作原理 在IIC总线上传送信息时的时钟同步信号是由挂接在SCL时钟线上的所有器件的逻辑“与”完成的。SCL线上由高电平到低电平的跳变将影响到这些器件，一旦某个器件的时钟信号变为低电平，将使... 阅读全文
posted @ 2013-04-26 17:26 天马行空W 阅读(726) 评论(0) 推荐(0)
【转】DE2_TV例程的几点说明
摘要：转自：http://www.cnblogs.com/sunev/archive/2012/05/21/2512149.html一、摘要 对DE2_TV例程做了分析，并阐明了相关概念。二、实验平台 硬件平台：DIY_DE2 软件平台：Quartus II 9.0三、一些概念及说明1、PAL和NTSC的区别 常见的电视信号制式是PAL和NTSC，另外还有SECAM等。NTSC即正交平衡调幅制，PAL为逐行倒像正交平衡调幅制。（1）PAL电视标准 PAL电视标准，每秒25帧，电视扫描线为625线，奇场在前，偶场在后，标准的数字化PAL电视标准分辨率为720*576, 24比特的色彩位深，画... 阅读全文
posted @ 2013-04-26 17:19 天马行空W 阅读(601) 评论(0) 推荐(0)
[de2_tv] PAL制TV_VGA
摘要：PAL制TV_VGADE2光盘的例子DE2_TV是NTSC制式的，如何在原有的基础上改成PAL制式的？主要是两个部分，修改ADV7181内部寄存器的值和VGA时序。一、PAL制式ADV7181寄存器的值如下，根据I2C协议将其写进芯片。SET_VIDEO+0:LUT_DATA<=16'h0080;// Force PAL input only mode.SET_VIDEO+1:LUT_DATA<=16'h0701;// Enable PAL autodetection only.SET_VIDEO+2:LUT_DATA<=16'h1001;// Slo 阅读全文
posted @ 2013-04-26 17:12 天马行空W 阅读(978) 评论(1) 推荐(0)
Real Time产生灰阶影像
摘要：【笔记】如何Real Time产生灰阶影像？（de2）（de2-70）（真OO无双博文）1.至於怎樣才是正統的RGB轉灰階演算法呢?基本上這已經可以發論文討論了，一般來說，較讓大部分人所接受的公式是Gray=0.299*R+0.587*G+0.114*B這牽涉到浮點運算，不要說硬體難實現，光用C去寫，執行速度也很不理想，所以才會有人乾脆用(R+G+B)/3來做。若要在硬體實現，勢必再做一些簡化。注意到R、G、B的權重嗎?G的權重幾乎是R的2倍，B的權重的5倍，所以真正決定灰階程度的關鍵在於G，而R、B的影響較不顯著，所以乾脆就用G來代表灰階，這種方式最有利於硬體實現。2.SDRAM是VGA的f 阅读全文
posted @ 2013-04-26 16:46 天马行空W 阅读(441) 评论(0) 推荐(0)
【转】NiosII中SDRAM相移计算
摘要：SDRAM和Nios II连接的典型电路框图如下图所示。SDRAM和System使用同一个PLL输出时钟，可以保证System Clock和SDRAM Clock的相对抖动比较小。外部晶振的时钟送入PLL，然后由PLL产生两个同频的时钟一个供给Nios II系统使用，另一个供给SDRAM使用。（把PLL设置成Zero Buffer Mode可以比较方便地控制SDRAM Clock和输入时钟Extern Clock的相位关系。）Nios II系统中的SDRAM控制器和SDRAM通过双向数据线以及其它的单向控制线和SDRAM相连。SDRAM Clock通常是E0输出或者C2输出，E0和C2都是PL 阅读全文
posted @ 2013-03-13 13:13 天马行空W 阅读(4198) 评论(0) 推荐(0)
Nios II 的Run as hardware 中报错：Downloading ELF Process failed
摘要：今天继续调试，又出现了新问题。在执行NIOS程序代码时，不能下载了：Pausing target processor: not responding. Resetting and trying again: FAILED downloading ELF process failednios工程在编译通过后RUN的过程中出现Error Running Nios II Project: ‘Downloading ELF Process failed’问题原因：1、nios2 cpu datamaster 没有和on chinp ram 连接 导致程序在系统ram上无... 阅读全文
posted @ 2013-03-13 12:57 天马行空W 阅读(21111) 评论(0) 推荐(0)
[c错误解决]NiosII9.0 build 时出现：No CFI table found at address 0x00C00000
摘要：## This file was automatically generated by the Nios II IDE Flash Programmer.## It will be overwritten when the flash programmer options change.#cd E:/QuartusIIexercise/niosIIprj/software/hello_world/Debug# Creating .flash file for the FPGA configuration"$SOPC_KIT_NIOS2/bin/sof2flash" --of 阅读全文
posted @ 2013-02-25 22:09 天马行空W 阅读(1845) 评论(0) 推荐(0)
【转】 如何有效減少Nios II EDS所編譯程式碼大小? (IC Design) (Nios II)
摘要：(原創) 如何有效減少Nios II EDS所編譯程式碼大小? (IC Design) (Nios II)http://www.cnblogs.com/oomusou/archive/2008/01/10/1033967.html减小nios编译过程时间，并且减小申城的文件占用空间 阅读全文
posted @ 2013-02-25 20:41 天马行空W 阅读(199) 评论(0) 推荐(0)
【转】（原創) 如何使用ModelSim-Altera對Nios II仿真? (SOC) (Nios II) (SOPC Builder) (ModelSim) (DE2)
摘要：真OO无双博客原創) 如何使用ModelSim-Altera對Nios II仿真? (SOC) (Nios II) (SOPC Builder) (ModelSim) (DE2)http://www.cnblogs.com/oomusou/archive/2008/08/02/nios_ii_modelsim.html 阅读全文
posted @ 2013-02-25 20:38 天马行空W 阅读(313) 评论(0) 推荐(0)
【真OO无双】如何在Nios II對Flash進行讀寫
摘要：Abstract在DE2版子上，除了8MB的SDRAM最大外，排名第2的就是4MB的Flash，本文討論如何在Nios II對Flash進行讀寫。Introduction使用環境：Quartus II 8.0 + Nios II EDS 8.0 +DE2(Cyclone II EP2C35F627C6)or DE2-70 (Cyclone II EP2C70F896C6N)我曾經在(原創) 如何在Nios II使用Zip File System? (IC Design) (Nios II) (DE2)與(原創) 如何讓Nios II一Power On就執行? (SOC) (Nios II) ( 阅读全文
posted @ 2013-02-25 20:14 天马行空W 阅读(1417) 评论(0) 推荐(0)
(真OO无双原創) 建立Nios II對SDRAM工程? (SOC) (Nios II) (DE2) (DE2-70)
摘要：转自：http://www.cnblogs.com/oomusou/archive/2008/08/08/de2_nios_lite.htmlAbstractDE2 CD所提供的Reference Design無疑是最佳的Nios II範本，他將DE2所有的周邊都驅動了，不過對於初學者來說，一些高級的周邊(如TV Decoder、Audio CODEC等...)暫時用不到，還增加了複雜度，DE2_NIOS_Lite僅留下最常用的周邊與IP，方便初學者學習與debug。Introduction使用環境：Quartus II 7.2 SP3 + Nios II EDS 7.2 SP3 + Mode 阅读全文
posted @ 2013-02-25 19:07 天马行空W 阅读(660) 评论(0) 推荐(0)
关于I2C（2）
摘要：问题一：在控制摄像头的SCCB时，SDA必须接一个上拉电阻，不然的话输出肯定为0。问题二：在DE2摄像头中有这么一句代码，wire I2C_SDAT=SDO?1'bz:0 ;为什么SDO为1时，输出的为高阻，而非高电平呢。由这两个问题我们就引出了OD电路的问题。其实我们的IIC使用的是Open_Drain架构。推挽与开漏漏极直接输出，不接上拉电阻。如果对于场效应管印象不深，理解为普通三级管好理解：就是集电极开路。参考资料：A：先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出 阅读全文
posted @ 2012-12-18 16:29 天马行空W 阅读(473) 评论(0) 推荐(0)
关于i2c(1)
摘要：看到de2程序中wire I2C_SDAT=SDO?1'bz:0 ;当时觉得SD0的状态要是1的话，则高阻则做作为输入，而作为输出地话只有0状态，这样是不是不对？？上网找了一些资料·~发现也是潜规则，同学说跟485的规则差不多~~来自~~http://www.cnblogs.com/yuphone/archive/2010/11/01/1866662.html解释如下：对于主机来说，要使得SDA作为输入口，就必须先将其拉成高阻态。而SDA作为输出口的情况下，就有一个技巧，不仔细还真有点难以捉摸：主机输出高电平， 可以直接输出高电平；也可以输出高阻，由于接有上拉电阻，因此从机会 阅读全文
posted @ 2012-12-18 16:24 天马行空W 阅读(922) 评论(0) 推荐(0)
(转) 如何將CMOS彩色影像轉換成灰階影像? (SOC) (DE2)
摘要：Abstract在友晶科技的DE2_CCD範例中，CMOS所擷取的是彩色RGB影像，然後由VGA顯示出來，若我要的是灰階影像，該怎麼做呢?Introduction版權聲明：本文根據友晶科技光碟所附的範例程式加以修改，原範例版權歸友晶科技所有。使用環境：Quartus II 7.2 SP3 + DE2(Cyclone II EP2C35F627C6) + TRDB_DC本文所提的方法並不是最好的方法，建議參考新作(原創) 如何Real Time產生灰階影像? (SOC) (DE2) (TRDB-DC2)與(原創) 如何Real Time產生灰階影像? (SOC) (DE2-70) (TRDB-D 阅读全文
posted @ 2012-07-10 23:06 天马行空W 阅读(894) 评论(1) 推荐(0)
(转) D-Sub VGA timing table (SOC) (DE2) (DE2-70)
摘要：Abstract要在DE2 / DE2-70完整的控制D-Sub輸出到各種螢幕解析度，主要就是靠這個表。Introduction 阅读全文
posted @ 2012-07-10 22:44 天马行空W 阅读(211) 评论(0) 推荐(0)
(转)AlteraFPGA命名的意义
摘要：Abstract原來Altera FPGA的型號命名是有意義的....IntroductionDE2的EP2C35F672C6EP2C：Cyclone II35：35家族F：FBGA672：672pinC6：speed gradeDE2-70的EP2C70F896C6EP2C：Cyclone II70：70家族F：FBGA896：896 pinC6：speed grade 阅读全文
posted @ 2012-07-10 21:24 天马行空W 阅读(360) 评论(0) 推荐(0)