2016年4月13日

VHDL生成的ngc文件被verilog的工程调用的问题

摘要： 1. 问题的提出 工程a是一个soft core，用VHDL写的，综合的时候去掉了"Add I/O buffers" ，并将-iob(Pack I/O Registers into IOBs)置为否。综合最后生成了a.ngc文件供其他工程使用。在生成完ngc后，还可以在 "Design Utilit 阅读全文
posted @ 2016-04-13 22:48 明明柏柏 阅读(1788) 评论(0) 推荐(0)