摘要:
https://mp.weixin.qq.com/s/WeFesE8k0ORxlaNfLvDzgg 流水线,用于添加延迟。 参考链接: https://github.com/freechipsproject/chisel3/blob/master/src/main/scala/chisel3/uti 阅读全文
posted @ 2018-12-13 22:41
wjcdx
阅读(719)
评论(0)
推荐(0)
摘要:
https://mp.weixin.qq.com/s/L5eAwv--WzZdr-CfW2-XNA Chisel提供的Valid接口。如果valid为置1,则表明输出的bits有效;反之,则输出无效。 参考链接: https://github.com/freechipsproject/chisel3 阅读全文
posted @ 2018-12-13 22:40
wjcdx
阅读(1415)
评论(0)
推荐(0)

浙公网安备 33010602011771号