摘要: https://mp.weixin.qq.com/s/HKxX_79DtnXmFU1Mwt1GwA 一. 有意为之 Verilog是个大杂烩,这是有意而为之。 Verilog IEEE Std(1364-2005)的摘要中写道: ​​ 提取一下: Verilog HDL的意在:for use in 阅读全文
posted @ 2018-09-06 22:08 wjcdx 阅读(195) 评论(0) 推荐(0) 编辑