随笔分类 -  Scala

上一页 1 ··· 6 7 8 9 10
摘要:https://mp.weixin.qq.com/s/rI-CJM6GyI6EUHPZ3uYiFg 如同Verilog中的众多运算符,Chisel也针对自身的数据类型,提供了很多运算符。 Chisel语言内嵌于Scala。在Scala中,基本上所有的运算符都被当做一般的字符,可以作为命名符号(ide 阅读全文
posted @ 2018-12-02 13:33 wjcdx 阅读(2250) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/36jreQGpDLCCNfmUwI34lA 模块接口有三种方向:Input/Output/Inout。Chisel在声明模块接口的时候,也需要提供这些信息。 参考链接: https://github.com/freechipsproject/c 阅读全文
posted @ 2018-12-01 22:33 wjcdx 阅读(1047) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/Y26N5P4XOr5e3uyi5XQY-w 不同于Verilog,Chisel中Wire和Reg并不是数据类型,而是数据容器,作为数据的一个特征而存在。 Wire和Reg作为数据容器,只是标识了变量是否可以存值这一个特征。但这不是数据类型的主要 阅读全文
posted @ 2018-12-01 22:31 wjcdx 阅读(1812) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/bSrM-wLRn7O_75xYKeoaEQ Chisel中的基本数据类型,不是Verilog中的Wire和Reg。Wire和Register只是数据的容器,而非数据本身。所以Chisel中的数据类型抽象层次更高一些,更关注数据的行为和组织形式的 阅读全文
posted @ 2018-11-29 23:00 wjcdx 阅读(1454) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/uiW4k4DeguvYsG8LhHk2Ug 介绍Chisel3中基本数据类型的字面量的写法,及其背后的实现机制,也就是Scala隐式规则。 参考链接: https://github.com/freechipsproject/chisel3/wi 阅读全文
posted @ 2018-11-28 22:19 wjcdx 阅读(916) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/KqyklKrPLtPm38sftMYlHA 1. 使用Maven获取库 Chisel相关的库基本上都可以使用Maven获取到(https://mvnrepository.com/artifact/edu.berkeley.cs): ​​ 其中C 阅读全文
posted @ 2018-11-27 23:06 wjcdx 阅读(2782) 评论(0) 推荐(0)

上一页 1 ··· 6 7 8 9 10