IC - 随笔分类(第16页) - wjcdx

jchdl - RTL实例 - And

摘要：https://mp.weixin.qq.com/s/86d_sFN0xVqk1xRaRyoAkg 使用rtl语法，实现简单的与门。参考链接 https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/rtl/example/And 阅读全文

posted @ 2018-11-01 21:38 wjcdx 阅读(289) 评论(0) 推荐(0)

jchdl - GSL实例 - Shifter

摘要：https://mp.weixin.qq.com/s/wN82bRB2lTYkM63lD_F_sg 摘自康华光《电子技术基础 · 数字部分》（第五版）参考链接 https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/gsl 阅读全文

posted @ 2018-10-27 18:52 wjcdx 阅读(191) 评论(0) 推荐(0)

jchdl - GSL实例 - Counter

摘要：https://mp.weixin.qq.com/s/BjQtQE8DfaKP1XwcTiCwVg 摘自康华光《电子技术基础 · 数字部分》（第五版）参考链接 https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/gsl 阅读全文

posted @ 2018-10-27 18:52 wjcdx 阅读(238) 评论(0) 推荐(0)

jchdl - GSL实例 - Register

摘要：https://mp.weixin.qq.com/s/uD5JVlAjTHQus2pnzPrdLg 多个D触发器可以组成一组寄存器。摘自康华光《电子技术基础 · 数字部分》（第五版）参考链接 https://github.com/wjcdx/jchdl/blob/master/src/or 阅读全文

posted @ 2018-10-27 18:51 wjcdx 阅读(141) 评论(0) 推荐(0)

jchdl - GSL实例 - DLatch（D锁存器）

摘要：https://mp.weixin.qq.com/s/c8kDgye50nKJR4tkC0RzVA D锁存器对电平敏感，当使能位使能时，输出Q跟随输入D的变化而变化。摘自康华光《电子技术基础 · 数字部分》（第五版）参考链接 https://github.com/wjcdx/jchdl/b 阅读全文

posted @ 2018-10-27 18:50 wjcdx 阅读(833) 评论(0) 推荐(0)

jchdl - GSL实例 - DFlipFlop（D触发器）

摘要：https://mp.weixin.qq.com/s/7N3avTxTd2ZUnAcKg4w3Ig D触发器对边沿敏感，只有当相应的边沿出现时，才会触发D的值传播到输出Q。引自：https://www.cnblogs.com/IClearner/p/6443539.html 参考链接 htt 阅读全文

posted @ 2018-10-27 18:50 wjcdx 阅读(281) 评论(0) 推荐(0)

jchdl - GSL实例 - Div

摘要：因为对除法研究不深，这里略去不表。有兴趣可以参考链接： https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/gsl/operator/arithmetic/Div.java 阅读全文

posted @ 2018-10-22 21:33 wjcdx 阅读(214) 评论(0) 推荐(0)

jchdl - GSL实例 - MulC2（有符号数的乘法）

摘要：这里的实现，先把符号位取出来，使用两个正数相乘，然后在把符号加到乘积上。参考链接 https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/gsl/operator/arithmetic/MulC2.java 1.创建MulC2. 阅读全文

posted @ 2018-10-22 21:31 wjcdx 阅读(241) 评论(0) 推荐(0)

jchdl - GSL实例 - Mul（无符号数的乘法）

摘要：这里实现最原始的阵列乘法，逐位相乘然后加到一起。参考链接 https://github.com/wjcdx/jchdl/blob/edcc3e098d4f1cb21677e86e87a1147db31ed2a9/src/org/jchdl/model/gsl/operator/arithmetic 阅读全文

posted @ 2018-10-22 21:30 wjcdx 阅读(415) 评论(0) 推荐(0)

jchdl - GSL实例 - LogicalLeft

摘要：https://mp.weixin.qq.com/s/WNm4bLWzZ0oWHWa7HQ6Y6w 逻辑左移，继承自Shifter类。只需要实现shift方法即可。参考链接 https://github.com/wjcdx/jchdl/blob/edcc3e098d4f1cb21677e86e87 阅读全文

posted @ 2018-10-22 21:29 wjcdx 阅读(166) 评论(0) 推荐(0)

jchdl - GSL实例 - Shifter

摘要：https://mp.weixin.qq.com/s/ngQji-xi4FCCbL_2ihUi_A Shifter是移位节点的父类，定义了输入输出线，但是没有定义具体的移位方式，这个留给子类去实现。参考链接 https://github.com/wjcdx/jchdl/blob/edcc3e098 阅读全文

posted @ 2018-10-22 21:28 wjcdx 阅读(168) 评论(0) 推荐(0)

jchdl - GSL实例 - Concat

摘要：https://mp.weixin.qq.com/s/oJY6Xj9_oM1gSmvH_dHkJg Concat节点把多根输入线线组合成一排线输出。参考链接 https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/gsl/ope 阅读全文

posted @ 2018-10-22 19:40 wjcdx 阅读(145) 评论(0) 推荐(0)

jchdl - GSL实例 - Assign

摘要：https://mp.weixin.qq.com/s/MtHR3iolPd5VQq6AUE-JPg Assign是一个节点，把输入线直接赋值给输出线。在转换成Verilog时，这种类型的节点会直接单独处理。参考链接 https://github.com/wjcdx/jchdl/blob/maste 阅读全文

posted @ 2018-10-22 19:39 wjcdx 阅读(191) 评论(0) 推荐(0)

Verilog - ABS代码重构

摘要：https://mp.weixin.qq.com/s/-KUviTzO3Hdir_mI57L24g 从形式和语义两个层面，来扣一下ABS这段代码。目的在于：在不降低通用性、不增加复杂度的情况下，提升可读性。 module ABS #( parameter DATA_WIDTH = 8 ) ( in 阅读全文

posted @ 2018-10-18 20:56 wjcdx 阅读(1214) 评论(0) 推荐(0)

使用RTL进行硬件模型编程的局限性

摘要：https://mp.weixin.qq.com/s/Nj_d3hwgNX4kWVtKsqMSWg 硬件模型编程，即Hardware Model Programming。在RTL抽象级别，硬件模型使用RTL代码描述。所谓编程指的是编写RTL代码。程序 = 数据 + 算法所以可以从两个方面来阅读全文

posted @ 2018-09-26 10:06 wjcdx 阅读(944) 评论(0) 推荐(0)

非阻塞赋值（Non-blocking Assignment）是个伪需求(2)

摘要：https://mp.weixin.qq.com/s/5NWvdK3T2X4dtyRqtNrBbg 13hope: 个人理解，Verilog本身只是“建模”语言。具体到阻塞/非阻塞，只规定了两种赋值语句的行为。所以无论怎么写，仿真器和综合器都不会报错。但是存在两个问题，所描述的行为是否有物理电路与之阅读全文

posted @ 2018-09-26 10:05 wjcdx 阅读(542) 评论(0) 推荐(0)

jchdl - GSL实例 - Sub（二的补码实现）

摘要：https://mp.weixin.qq.com/s/10fgjqPt2pRvIJzjDGYgBg 概念辨析《IC-二进制, 自然数, 有符号数》：https://mp.weixin.qq.com/s/9rGs9yN-OvLvEclnDZr87Q 两个结论： 1. 如果不把符号位编码编进二进制数里阅读全文

posted @ 2018-09-26 10:02 wjcdx 阅读(339) 评论(0) 推荐(0)

jchdl - GSL实例 - ComplementTwo（二的补码）

摘要：https://mp.weixin.qq.com/s/Gh2xJJvfg1SlyuayK4LRyQ 二的补码指对二进制数的所有位数整体求补。二进制运算下0,1互为补数，n位二进制数a的补数为2^n - a The two's complement of an N-bit number is defi 阅读全文

posted @ 2018-09-26 10:01 wjcdx 阅读(247) 评论(0) 推荐(0)

jchdl - GSL实例 - ComplementOne（一的补码）

摘要：https://mp.weixin.qq.com/s/zZTnDdbCUCRGGpgpfAZsYQ 一的补码指对二进制数的每一位分别求补（二进制运算下0,1互为补数），实际运算即为对每一位取反。最高位为符号位。n位二进制数a的一的补数为2^n - 1 - a. The ones' complemen 阅读全文

posted @ 2018-09-26 10:00 wjcdx 阅读(304) 评论(0) 推荐(0)

jchdl - GSL实例 - Add

摘要：https://mp.weixin.qq.com/s/6xcYYdYZTBPTf25xFluzBQ 使用FullAdder级联实现加法器参考链接： https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/gsl/operator 阅读全文

posted @ 2018-09-21 12:26 wjcdx 阅读(307) 评论(0) 推荐(0)

技术之一

随笔分类 - IC

公告