2021年12月25日
第四章《存储器》（下）
摘要： 高速缓冲存储器 概述 在多体并行存储系统中，由于I/O设备向主存请求的级别高于CPU访存，这就出现了CPU等待I/O设备访存的现象，致使CPU空等一段时间，甚至可能等待几个主存周期，从而降低CPU的工作效率。为了避免CPU和I/O设备争抢访存，可在CPU与主存之间加一级缓存，主存可将CPU要取的信息 阅读全文
posted @ 2021-12-25 20:17 夜灯长明 阅读(479) 评论(0) 推荐(0)
第四章《存储器》（中）
摘要： 主存储器 主存储器的基本组成 主存储器和CPU的联系 从存储器读一个消息字时 首先由CPU将该字的地址送到MAR,经地址总线送至主存，然后发出读命令。主存接到读命令后，得知需将该地址单元的内容读出，便完成读操作，将该单元的内容读至数据总线上，至于该信息由MDR送至什么地方，由CPU决定 向存储器写一 阅读全文
posted @ 2021-12-25 15:13 夜灯长明 阅读(1185) 评论(0) 推荐(0)