2013年7月4日

ASICFPGA中的三态

摘要: 三态门是FPGA开发过程中经常遇到的一个问题。一个典型应用就是TI的DSP的EMIF总线。1. 三态输出缓冲器,即三态门,是指逻辑门的输出除有高、低电平两种状态外,还有第三种状态——高阻状态的门电路。高阻态相当于隔断状态(电阻很大,相当于开路)。 三态门都有一个EN 控制使能端,来控制门电路的通断。 可以具备这三种状态的器件就叫做三态。2. 三态门(tri-state)和数据选择器(mux)的目的一样:根据控制信号 多选1.3. 区别:三态:通过控制信号,把N个信号中的N-1个信号设置为开路,只让一个信号通路。多路选择器:通过与或门实现逻辑运算,选出信号。4. 实现场合区别:(1)三态多用在b 阅读全文

posted @ 2013-07-04 10:50 fenglingcao 阅读(1252) 评论(0) 推荐(0)

导航