摘要:使用Allegro的人都知道,Allegro的铜分为静态和动态,我的设计习惯是需要满足载流地方一般使用静态铜皮,避免设计过程中因为打孔把铜皮割裂,这是静态铜皮的一个特性,不会自动避让,强制打孔或者走线在静态铜上会产生DRC报错,我们就很方便的看出这边不能打孔,但是我们也可以手动去进行避让。;相反动态 阅读全文
posted @ 2019-09-25 10:45 veis 阅读 (19) 评论 (0) 编辑
摘要:我们用过Altium Designer做设计的人都知道,Altium中有个强大的规则管理器,由于功能太多这里就先不介绍,有需要可以留言,今天的主题是讲解AD19的新功能,快速给单个焊盘设置与铜皮的连接属性。废话不多说,请看下文。 1、我们调出Properties面板(最好调出后固定住),然后选择需要 阅读全文
posted @ 2019-09-20 12:53 veis 阅读 (124) 评论 (0) 编辑
摘要:2019年全国大学生电子设计竞赛综合测评题目仿真验证 阅读全文
posted @ 2019-08-20 18:09 veis 阅读 (577) 评论 (32) 编辑
摘要:最近在学Allegro,安装了软件后看网上说LP Wizard可以一键生成Allegro封装,就想去尝尝鲜。毕竟一直都是手动做封装,没怎么用过向导。但是按照网上教程用LP生成了一个封装,发现打开时没有焊盘,后来把生成的.pad(焊盘文件)文件放到自己的封装库路径下还是发现没有,瞬间懵B。相信有人也试 阅读全文
posted @ 2018-07-30 10:00 veis 阅读 (1086) 评论 (0) 编辑
摘要:所谓的“共面”,即阻抗线和参考层在同一平面,即阻抗线被VCC/GND所包围, 周围的VCC/GND即为参考层。 相较于单端和差分阻抗模型,共面阻抗模型多了一个参数D1,即阻抗线和参 考层VCC/GND之间的间距。 在Palor Si9000中,下面红色标注的工具栏图标为coplanar模型组: 针对 阅读全文
posted @ 2018-02-15 07:57 veis 阅读 (1645) 评论 (0) 编辑
摘要:DCDC电源设计指导:二 这一讲以一款SOP-8封装的Synchronous Step-Down Converter(同步降压转换器)电源IC为例,讲下电源的PCB设计。 如第一讲中所说,开始设计时就先要了解相关参数,如图1: 图1 管脚视图,可以让大家对输入输出管脚、反馈等信号管脚位置有个大概了解 阅读全文
posted @ 2017-08-30 21:17 veis 阅读 (404) 评论 (0) 编辑
摘要:DC/DC电源设计指导:一 在设计电源模块的时候,第一时间要把该电源IC的datasheet资料下载好,查看里面的说明; 下面以一款DC/DC转换IC为例; 开始布局前先看下IC的特性说明,图1: 图1 注意其中关于输出电流值的说明,这里最大输出电流为1A,设计的时候过孔的数目是根据电流大小来决定的 阅读全文
posted @ 2017-08-30 21:10 veis 阅读 (467) 评论 (0) 编辑
摘要:问:为何要铺铜?答:一般铺铜有几个方面原因。1、EMC.对于大面积的地或电源铺铜,会起到屏蔽作用,有些特殊地,如PGND起到防护作用。2、PCB工艺要求。一般为了保证电镀效果,或者层压不变形,对于布线较少的PCB板层铺铜。3、信号完整性要求,给高频数字信号一个完整的回流路径,并减少直流网络的布线。当 阅读全文
posted @ 2017-08-26 11:56 veis 阅读 (101) 评论 (0) 编辑
摘要:问:何为差分信号? 答:通俗地说,就是驱动端发送两个等值、反相的信号,接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。 问:差分线的优势在哪? 答:差分信号和普通的单端信号走线相比,最明显的优势体现在以下三个方面: a.抗干扰能力强,因为两根差分走线之间的耦合很好,当外界存在噪声干扰时 阅读全文
posted @ 2017-08-26 11:55 veis 阅读 (53) 评论 (0) 编辑
摘要:1)Mark点用于锡膏印刷和元件贴片时的光学定位。根据Mark点在PCB上的作用,可分为拼板Mark点、单板Mark点、局部Mark点(也称器件级MARK点) 2)拼板的工艺边上和不需拼板的单板上应至少有三个Mark点,呈L 形分布,且对角Mark点关于中心不对称 3)需要拼板的单板上尽量有Mark 阅读全文
posted @ 2017-08-26 10:54 veis 阅读 (176) 评论 (0) 编辑