我的随笔

[转载] 差分信号的三大常见误区
米兰de小铁匠 2019-08-22 18:42 阅读:721 评论:0 推荐:0
Verilog 位拼接运算符的优先级
米兰de小铁匠 2019-03-24 22:55 阅读:7012 评论:0 推荐:0
QuestaSim 中文注释乱码
米兰de小铁匠 2019-03-23 11:11 阅读:787 评论:0 推荐:0
【转】CSDN离线网页html文件自动跳转
米兰de小铁匠 2019-03-19 13:34 阅读:3348 评论:0 推荐:1
Verilog 奇数分频
米兰de小铁匠 2019-03-16 12:52 阅读:1506 评论:0 推荐:0
Verilog include 使用相对路径
米兰de小铁匠 2019-02-27 11:58 阅读:6189 评论:0 推荐:0
【转】74系列不同逻辑电平缩写含义
米兰de小铁匠 2017-10-05 10:02 阅读:2199 评论:0 推荐:0
Keil C51编译报错error C141: syntax error
米兰de小铁匠 2017-10-05 09:50 阅读:19652 评论:0 推荐:0
Verilog中使用'include实现参数化设计
米兰de小铁匠 2017-10-05 09:43 阅读:5364 评论:0 推荐:1