tuck0603

摘要： 1.uvm中验证环境 1)核心组件 Sequencer（序列器）：负责生成和发送序列项给 Driver Driver（驱动器）：负责将序列项转换为信号驱动到接口 Monitor（监视器）：负责从接口采集数据并传递给上层组件 2)结构层级 Agent：通常包含 Driver、Sequencer 和 M 阅读全文

摘要： 1.在组合逻辑电路上加寄存器，为什么会提高工作频率？ 芯片的工作频率（Fmax）受限于最长的组合逻辑路径（关键路径），关键路径越长延时越大，对应的工作频率越低，插入寄存器将长组合逻辑路径‘打断’成短路径”，缩短了关键路径（Critical Path）的延迟，从而让时钟周期可以更短，频率自然就提高了。 阅读全文

摘要： 1.静态链接库 静态链接库在程序编译时被连接到目标代码中参与编译；链接时将库完整地拷贝至可执行文件中，被多次使用就有多份冗余拷贝；生成可执行程序之后，静态链接库不需要（因已将函数拷贝到可执行文件中）。 静态库特点： 静态库对函数库的链接是放在编译时期完成的（生成可执行文件的时候） 程序在运行时与函数 阅读全文

摘要： 1.什么是DPI？ DPI(Direct Programming Interface)，全称直接编程接口，是SV与其它语言(C/C++)交互的接口，基本上是唯一接口了。 2.为什么要用DPI？ 大部分的模块级或者子系统级直接使用SV就能完成，但是更高一层就不行了，所以需要通过DPI来接入c语言，建立 阅读全文

摘要： vcs仿真中使用系统函数dump fsdb波形常用的命令 https://www.cnblogs.com/Alfred-HOO/articles/16123451.html Verilog中dump vcd格式的波形文件 https://www.cnblogs.com/Alfred-HOO/arti 阅读全文

摘要： 在uvm里面的使用：https://www.cnblogs.com/Alfred-HOO/articles/19560904 阅读全文

摘要： 1.交叉覆盖率 记录变量之间的需要的组合情况，基本上不用自动分配的cross bin，去声明自己感兴趣的cross bin 2.排除cross bin 问：怎么忽略特定组合交叉？ 通过ignor_bins\binsof\intersect粉笔指定coverpoint和值域可以清除很多不关心的交叉仓， 阅读全文

摘要： 仿真器指令 https://www.cnblogs.com/Alfred-HOO/articles/17589481.html 1.什么是bin？ bin是衡量功能覆盖率的基本单位，定义在coverpoint下，可以自己定义多个bin SystemVerilog 中功能覆盖率的核心工作机制，即“定义 阅读全文

摘要： 1.覆盖率收集的什么？ 收集的是信息而不是具体的数据，也就是说收集的是某个现象，例如fiffo由空变满，再由满变空就说明已经覆盖了几乎所有情况 2.为什么在验证前期不用打开覆盖率（验证的功能覆盖率）？怎么进行初步验证？ 因为覆盖率也会通过new来创建必要的内存空间，会降低仿真性能增加仿真时间，正确的 阅读全文

摘要： 需要注意：不仅RTL中可能有bug，自己写的TB代码可能也有bug 覆盖率反馈路径，本质上是一个 “仿真 -> 测量 -> 分析 -> 修正” 的闭环迭代过程。它的目的不是跑完测试就结束，而是利用覆盖率数据来指导我们下一步的验证工作。 其迭代流程通常包含以下四个核心阶段： 1. 运行仿真 (Simu 阅读全文