tomako123

导航

2024年5月17日 #

2.3.1---加入transaction

摘要: transaction概念: 可以简单地将transaction理解为一个包,在不同的验证平台中的transaction也不相同。 一个简单的transaction如下: 在这些代码中,其中dmac是48bit的以太网目的地址,smac是48bit的以太网源地址,ether_type是以太网类型,p 阅读全文

posted @ 2024-05-17 16:59 甜豆莎的辣白菜 阅读(1) 评论(0) 推荐(0) 编辑

2.2.4 加入virtual interface

摘要: 为了保证验证平台的可移植性,在根本上来说应该杜绝在验证平台中使用绝对路径 1.使用宏(这里不提) 2.使用interface 定义完interface之后,在top_tb中实例化DUT时就可以直接使用: 上面是在top_tb中使用interface,那如何在driver中使用interface呢? 阅读全文

posted @ 2024-05-17 11:21 甜豆莎的辣白菜 阅读(1) 评论(0) 推荐(0) 编辑

2024年5月16日 #

2.2.3 加入objection机制

摘要: 先分析前面的: 上一节中虽然输出了"main_phase is called",但是"data is drived"并没有输出。但是既然进入了main_phase,应该会把这一整个任务执行完成才对,但是这里好像在执行的过程中被外力kill掉了? UVM中通过objection来控制验证平台的关闭 在 阅读全文

posted @ 2024-05-16 14:31 甜豆莎的辣白菜 阅读(1) 评论(0) 推荐(0) 编辑

2.2.2加入factory机制

摘要: driver代码: 这里的factory机制被集成在了一个宏中:uvm_comphonent_utils。这个宏所做的事情非常多,其中之一就是将my_driver登记在UVM内部的一张表中,这张表是factory功能实现的基础。只要在定义一个新的类时使用这个宏,就相当于把这个类注册到了这个表中。 在 阅读全文

posted @ 2024-05-16 11:27 甜豆莎的辣白菜 阅读(1) 评论(0) 推荐(0) 编辑

2024年5月15日 #

2.2.1最简单的验证平台(单个driver)

摘要: 书中的DUT(待测设计)定义如下: 这个DUT的功能非常简单,通过rxd接收数据,再通过txd发送出去,其中rx_dv是接收的数据有效指示,tx_en是发送数据的有效指示。本章中的所有例子都是基于这个DUT. 验证平台中的所有组件都应该派生自UVM中的类。 比如UVM验证平台中的driver应该派生 阅读全文

posted @ 2024-05-15 11:38 甜豆莎的辣白菜 阅读(6) 评论(0) 推荐(0) 编辑

2024年5月14日 #

用python将exl表格中的指定列提取出来

摘要: 使用pandas库中的iloc方法: https://blog.csdn.net/Bigboss7/article/details/118597351 (loc与iloc方法) 使用iloc方法可以提取某行或者某列: iloc[行:,列] 比如iloc[:,1]的意思就是提取第一列,iloc[1:3 阅读全文

posted @ 2024-05-14 10:31 甜豆莎的辣白菜 阅读(1) 评论(0) 推荐(0) 编辑

python处理exl中行的合并

摘要: 描述: 现在我们有一个项目名,项目状态以及项目负责人统计的exl表格,第一列是项目名称,第二列是项目完成 状态,第三列是项目负责人。但是同一个项目可能有多个负责人,但是最开始的表格并没有将这几个负责人 合并起来放入同一行,所以这里就是为了将第一列相同的数据合并在一起,在owner中同时现实多个负责人 阅读全文

posted @ 2024-05-14 10:01 甜豆莎的辣白菜 阅读(3) 评论(0) 推荐(0) 编辑

2024年5月13日 #

用python将csv文件转换为exl文件

摘要: 使用pandas库: pandas 相当于 python 中 excel:它使用表(也就是 dataframe),能在数据上做各种变换,但还有其他很多功能。 os库: 在使用之前都要先导入这个库(确保已经安装): 下面是一个csv文件转成exl文件的实例: 这个代码中定义了一个根据一定规则处理csv 阅读全文

posted @ 2024-05-13 14:21 甜豆莎的辣白菜 阅读(1) 评论(0) 推荐(0) 编辑

2024年4月7日 #

1.数据类型-----内建数据类型

摘要: 内建数据类型: 相比于verilog中的reg和wire之外,sv中新推出了logic类型: 在sv中与logic相对应的是bit类型,他们均可以构建矢量类型(vector),他们的区别在于: logic为四值逻辑,既可以表示0、1、x、z。 bit为二值逻辑,只可以表示1、0。 为什么sv在一开始 阅读全文

posted @ 2024-04-07 21:04 甜豆莎的辣白菜 阅读(1) 评论(0) 推荐(0) 编辑

2024年2月27日 #

2.1.一个简单的UVM验证平台------验证平台的组成

摘要: 1.1验证平台的组成: 一个验证平台中通常要实现以下的功能: 1.验证平台要能模拟DUT的各种真实使用情况,也就是可以提供激励,激励的功能是由driver来实现的。 2.验证平台要能够根据DUT的输出来判断DUT的行为是否与预期相符合,称为计分板scoreboard 3.验证平台能够收集DUT的输出 阅读全文

posted @ 2024-02-27 14:10 甜豆莎的辣白菜 阅读(14) 评论(0) 推荐(0) 编辑