会员
周边
新闻
博问
融资
云市场
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
天若手提滑铲
博客园
首页
新随笔
联系
管理
订阅
2024年1月7日
verilog勘误系列之-->算术运算符运算失败
摘要: 描述 在verilog代码设计时使用算术运算符与乘法搭配使用出现计算错误 原因 由于数据位宽设置不当导致 错误案例 wire signed [13:0] w01; wire signed [23:0] s01; reg signed [24:0] m01; reg signed [25:0] a1;
阅读全文
posted @ 2024-01-07 11:20 天若手提滑铲
阅读(9)
评论(0)
推荐(0)
编辑
公告